En el marco del IEEE International Symposium on Circuits and Systems (ISCAS) 2026, celebrado en Shanghái, Huawei expuso una propuesta que busca redefinir la trayectoria de la industria de los semiconductores en un momento en el que el escalado geométrico tradicional muestra señales de agotamiento. Durante su intervención titulada New Semiconductor Path in Practice, He Tingbo presentó la denominada Ley de Escalado Tau (τ), un principio que desplaza el foco desde la reducción física de los transistores hacia la compresión sistemática del tiempo de propagación de las señales.
La propuesta parte de un diagnóstico ampliamente compartido en el sector: tras más de cinco décadas guiadas por la Ley de Moore, los límites físicos y el incremento de los costos han ralentizado la capacidad de seguir reduciendo dimensiones sin comprometer rendimiento o viabilidad económica. En este escenario, la Ley de Escalado Tau plantea que la mejora sostenida puede lograrse optimizando la constante de tiempo τ en todos los niveles del diseño electrónico, desde el dispositivo hasta el sistema completo.
Huawei afirma haber desarrollado tecnologías que operan bajo este principio, entre ellas LogicFolding, una arquitectura que reorganiza la disposición de los circuitos para acortar rutas críticas y reducir cargas resistivas y capacitivas. Según la compañía, este enfoque permite incrementar la densidad de transistores y mejorar el desempeño sin depender exclusivamente del escalado físico. La estrategia se complementa con un mecanismo de cooptimización que abarca dispositivos, circuitos, chips y sistemas, con el objetivo de reducir τ de forma acumulativa.
En el nivel de dispositivo, la compañía señala avances en la optimización de resistencias y capacitancias parasitarias, mientras que en el nivel de circuito destaca la reorganización espacial que propone LogicFolding. En el nivel de chip, Huawei describe un diseño coordinado entre software, arquitectura y silicio para ajustar flujos de instrucciones y datos según la carga de trabajo. Finalmente, en el nivel de sistema, la empresa menciona el desarrollo de UnifiedBus, un protocolo de interconexión que busca reducir la latencia mediante direccionamiento unificado de memoria y semánticas nativas para configuraciones de computación de gran escala.
…La compañía proyecta que, hacia 2031, sus chips de gama alta podrían alcanzar densidades equivalentes a procesos de 14 Å (1,4 nm)…
He Tingbo indicó que Huawei ha aplicado este enfoque en múltiples líneas de producto durante los últimos seis años, con 381 chips diseñados y fabricados bajo estos principios para distintos sectores. Los próximos procesadores Kirin, previstos para otoño de 2026, serán los primeros en incorporar la arquitectura LogicFolding. La compañía proyecta que, hacia 2031, sus chips de gama alta podrían alcanzar densidades equivalentes a procesos de 14 Å (1,4 nm), una referencia utilizada habitualmente para expresar niveles de integración comparables en la industria.
La presentación subrayó también la necesidad de colaboración abierta entre empresas, centros de investigación y comunidades científicas para sostener el progreso en un momento de transición tecnológica. La ejecutiva remarcó que ningún actor puede resolver por sí solo los desafíos que plantea la evolución de los semiconductores, y situó la Ley de Escalado Tau como un marco conceptual destinado a orientar esfuerzos conjuntos en los próximos años.
Fuente: Huawei | Editado por CDOL
