IBM ha anunciado un avance que marca un punto de inflexión para la industria de semiconductores: la primera tecnología de chip situada por debajo del nanómetro, construida sobre una arquitectura de transistores denominada nanostack. El desarrollo se ubica en el nodo de 0,7 nm —equivalente a 7 angstroms— y se presenta como una respuesta a los límites físicos que enfrenta el escalado tradicional de transistores en dos dimensiones.
La compañía detalla que este chip integra cerca de 100.000 millones de transistores en un área comparable al tamaño de una uña, prácticamente el doble de la densidad alcanzada con su tecnología de 2 nm presentada en 2021. El salto se apoya en una serie de innovaciones estructurales y de materiales que permiten mantener el ritmo de mejora en rendimiento y eficiencia energética a medida que las dimensiones se aproximan a la escala atómica.
La arquitectura nanostack representa una evolución respecto a los transistores nanosheet, que IBM contribuyó a establecer como referencia en los nodos avanzados actuales. En este nuevo diseño, los transistores se apilan y escalonan verticalmente mediante integración secuencial en 3D, lo que permite aumentar la densidad sin depender exclusivamente de la reducción de características en la superficie del wafer. Cada capa puede emplear combinaciones de materiales distintas, optimizando de forma independiente el comportamiento eléctrico de los transistores situados en cada nivel.
Los resultados experimentales divulgados incluyen la validación del proceso de unión dieléctrica ultrafina, la demostración de ingeniería de doble canal y el funcionamiento de inversores CMOS con el comportamiento de conmutación esperado. Además, investigaciones presentadas en VLSI 2026 indican que esta arquitectura permite una reducción del 40% en el área de celdas SRAM, un aspecto relevante para cargas de trabajo de inteligencia artificial que requieren proximidad entre cómputo y memoria.
IBM sitúa este avance dentro de una hoja de ruta que proyecta al menos una década adicional de escalado, apoyada en tecnologías como la litografía EUV de Alta Apertura Numérica (High NA EUV), desarrollada por ASML y considerada esencial para imprimir circuitos con mayor precisión. La compañía y sus socios —entre ellos Lam Research, Tokyo Electron y SCREEN Semiconductor Solutions— ya han producido dispositivos funcionales utilizando procesos asociados a esta nueva generación de herramientas.
El anuncio también se enmarca en un contexto más amplio de inversión en capacidades de fabricación avanzada. IBM ha comunicado recientemente la creación de Anderon, una empresa independiente orientada a convertirse en la primera fundición dedicada exclusivamente a la producción de obleas cuánticas, un área en la que la compañía busca reforzar la posición de Estados Unidos en tecnologías estratégicas.
Según las previsiones compartidas, la adopción inicial de nanostack en nodos sub‑1 nm podría producirse en un plazo aproximado de cinco años, un horizonte que dependerá de la maduración de los procesos de fabricación y de la integración de nuevas herramientas de litografía en los centros de investigación y producción.
Fuente: IBM | Editado por CDOL
