La adopción del CPU Vera dentro de los flujos de diseño de NVIDIA marca un movimiento estratégico en un momento en que la complejidad de los semiconductores continúa aumentando y los ciclos de validación requieren más capacidad de cómputo. Según la comunicación oficial de la compañía, el procesador —basado en 88 núcleos Olympus y acompañado por un subsistema de memoria LPDDR5X y la segunda generación de Scalable Coherent Fabric— ya se utiliza para acelerar tareas de verificación, simulación y pruebas de regresión en el desarrollo de futuras CPU y GPU de la empresa. Los primeros resultados internos muestran hasta 1.5 veces más rendimiento en cargas de trabajo específicas de aplicaciones de Cadence Jasper y Synopsys VCS, dos herramientas ampliamente empleadas en la industria para verificación formal y simulación funcional.
El interés de NVIDIA por optimizar estos procesos responde a una tendencia más amplia del sector. Analistas de firmas como Gartner y TrendForce han señalado que los ciclos de diseño de chips avanzados se han vuelto más prolongados y costosos, en parte por la transición hacia nodos de fabricación menores a 3 nm y por la integración de aceleradores de IA en arquitecturas heterogéneas. En este contexto, la eficiencia en EDA se ha convertido en un factor determinante para mantener la competitividad, especialmente en empresas que desarrollan múltiples familias de procesadores de manera simultánea.
La colaboración con Cadence y Synopsys, mencionada en la nota oficial, se alinea con una práctica común en el sector: la optimización conjunta entre hardware y software para reducir tiempos de verificación y mejorar la productividad de los equipos de ingeniería. Medios especializados como EE Times y Semiconductor Engineering han documentado cómo estas alianzas permiten ajustar algoritmos de verificación, mejorar la gestión de memoria y adaptar los flujos de trabajo a arquitecturas de cómputo específicas. En el caso de Vera, NVIDIA afirma que el trabajo conjunto incluye perfilamiento de aplicaciones, ajustes de software y mejoras de nivel de sistema para ampliar los beneficios más allá de los benchmarks iniciales.
El uso de CPUs de alto rendimiento en EDA no es nuevo, pero sí cobra relevancia en un momento en que las GPU y la IA han acelerado otras etapas del diseño, dejando a ciertas cargas de trabajo dependientes de núcleos rápidos, baja latencia y alto ancho de banda de memoria. La verificación formal, la simulación lógica y partes de la implementación digital siguen siendo procesos donde la arquitectura del CPU influye directamente en la velocidad con la que los equipos pueden explorar alternativas, identificar errores y avanzar hacia tapeout. NVIDIA sostiene que la combinación de rendimiento por núcleo y eficiencia de memoria de Vera permite reducir tiempos de ejecución individuales y aumentar el volumen de pruebas dentro de una misma ventana de desarrollo.
La compañía también adelantó que Vera es parte de una estrategia más amplia que continuará con la futura CPU Rosa, basada en el núcleo Rigel. Esta hoja de ruta busca crear un ciclo de retroalimentación entre diseño de silicio, optimización de software y ajustes de sistemas, donde cada generación de CPU contribuya a acelerar la siguiente. La idea de utilizar CPUs propios para diseñar CPUs y GPUs futuras refleja una tendencia observada en otros actores del mercado, como AMD e Intel, que han invertido en infraestructura interna para reducir dependencia de entornos externos y mejorar la integración entre hardware y herramientas de diseño.
Aunque la nota de prensa no detalla plazos ni productos específicos que se beneficiarán de estos avances, la adopción de Vera en los flujos de ingeniería de NVIDIA sugiere que la compañía busca reforzar su capacidad de desarrollo en un momento de fuerte competencia en procesadores para IA, centros de datos y computación de alto rendimiento. La eficiencia en EDA, históricamente menos visible que los lanzamientos de hardware, se convierte así en un componente clave para sostener la velocidad de innovación y controlar el impacto en el costo de desarrollo de chips cada vez más complejos.
Fuente: Nvidia | Editado por CDOL
