Intel quiere lograr 1 billón de transistores en un paquete para 2030 usando chiplets

0
60

Esta semana, en el evento anual Hot Chips, un entusiasta Pat Gelsinger habló sobre el próximo capítulo del diseño de microarquitectura en Intel. Se trata de Foveros, una tecnología de empaquetado en 3D que dará a Intel mayor rapidez en un panorama de semiconductores cada vez más difícil.

Los procesadores Core de 13ª generación de Intel están en el horizonte, pero no deberían alejarse demasiado de sus predecesores en cuanto a microarquitectura. Al fin y al cabo, Intel utiliza el mismo nodo Intel 7 que las CPUs Alder Lake, así que no hay mucho por lo que entusiasmarse, salvo por unos relojes más altos y una mejor capacidad de overclocking.

Mientras tanto, el equipo azul ha estado trabajando en una arquitectura mucho más emocionante llamada Meteor Lake, que contará con una configuración de chiplet. A diferencia de su rival AMD, Intel ha sido más reacia a alejarse de los diseños monolíticos de sistema en chip y, hasta ahora, sólo ha implementado el enfoque de módulos múltiples con procesadores de servidor como la familia Sapphire Rapids y GPUs aceleradoras de computación como la línea Ponte Vecchio.

Dicho esto, la empresa es consciente de que el futuro de los semiconductores pasa por las arquitecturas de chip de sistema en paquete, en lugar de meter más transistores en un solo chip. Para ello, Intel está colaborando con empresas como AMD, Arm, Samsung, Qualcomm, Google y TSMC, entre otras, para definir un nuevo estándar industrial denominado Universal Chiplet Interconnect Express (UCIe). Esta medida allanará el camino para que los fabricantes de dispositivos puedan mezclar y combinar fácilmente componentes de varios proveedores.

Meteor Lake es la ocasión perfecta para que Intel empiece a cumplir las promesas que hizo cuando su CEO, Pat Gelsinger, tomó el timón. Una: dejará a AMD en el espejo retrovisor, y dos: se pondrá a la altura del silicon de la serie M de Apple. Gelsinger habló recientemente de esto y más en la conferencia Hot Chips 34, poniendo de manifiesto la renovada estrategia de la compañía.

Cada paquete de Meteor Lake contará con cuatro chips, de los cuales sólo uno procederá de una fundición de Intel. La compañía fabricará el módulo principal utilizando un nodo de proceso Intel 4, mientras que TSMC fabricará los otros tres, posiblemente en hasta tres nodos diferentes.

Aunque pueda parecer un enfoque caro y complicado, la división de un gran diseño monolítico en chips permite obtener mejores rendimientos y más flexibilidad a la hora de elegir la tecnología de proceso óptima para la CPU, la GPU, el expansor de I/O y las fichas del SoC. Estos módulos se unen mediante una tecnología que Intel también utilizará para los procesadores Arrow Lake y Lunar Lake: los Foveros 3D.

 

Tal vez recuerde que Intel demostró por primera vez una tecnología de empaquetado en 3D para chips lógicos hace unos tres años y medio. Una característica clave de los Foveros es la unión cara a cara, chip a chip, que se consigue mediante pequeñas protuberancias de 36 micras. Esta técnica permite a los fabricantes apilar los chips como si fueran tortillas para mejorar el rendimiento y reducir el consumo de energía.

El interpuesto Foveros  de primera generación aumenta el ancho de banda al doble o al triple en comparación con un interpuesto de silicio y se adapta a diseños de tres vatios hasta la friolera de un kilovatio. Al igual que las efímeras CPUs Lakefield, Intel fabrica este interpuesto utilizando un proceso único de 22FFL optimizado para la eficiencia energética.

También cabe destacar que Intel tiene previsto utilizar Foveros junto con su tecnología EMIB (Embedded Multi-Die Interconnect Bridge) de 2,5D, utilizada en sus familias de productos FPGA Stratix y Agilex para conectar matrices adyacentes en un plano 2D. La empresa ya aprovecha estas técnicas de empaquetado en sus CPU Sapphire Rapids, que se espera que se distribuyan a los clientes de centros de datos a finales de este año. Lo mismo ocurre con las GPU Ponte Vecchio, que supuestamente serán 2,5 veces más potentes que la A100 de Nvidia si nos guiamos por las cifras de Intel.

Ponte Vecchio cuenta con más de 100.000 millones de transistores repartidos en 47 chiplets y puede generar hasta 52 teraflops de cálculo FP32/FP64. Sin embargo, Intel tiene mayores ambiciones para dotar de aún más potencia a los futuros diseños que utilicen Foveros y EMIB.

Gelsinger afirma que la empresa quiere lograr un billón de transistores en un solo paquete para 2030, y ya está dando pasos en esa dirección con tecnologías como Foveros Omni y Forveros Direct. En teoría, Intel podría llegar a utilizar interconexiones híbridas con protuberancias de 1 micra y mezclar múltiples placas de matriz superior con bases producidas en diferentes nodos de proceso. Se espera una fabricación en volumen para el próximo año.

Los consumidores de Meteor Lake deberían beneficiarse de un hardware más potente a casi el mismo precio a pesar de la complejidad añadida. Intel acaba de lanzarse a la fabricación en serie de productos de consumo con el embalaje 3D Foveros. Sin embargo, la empresa confía en poder ofrecer CPUs que cuesten lo mismo o menos que las alternativas monolíticas de un solo chip.

Aunque Intel no entra en grandes detalles sobre el rendimiento que podemos esperar de la baldosa de interconexión Foveros, se nos dice que esta tecnología está diseñada para funcionar a «varios GHz» incluso en una configuración pasiva. Incluso se rumorea que los procesadores de la 14ª generación integrarán funciones de trazado de rayos, pero tendremos que esperar a ver. AMD ha tenido mucho éxito con los diseños de chiplet, así que será interesante ver lo bien que puede funcionar Intel si sigue una ruta similar.

Además, la posibilidad de mezclar fichas fabricadas en nodos de proceso maduros y de vanguardia da a Intel una ventaja en el frente de los servicios de fundición, en el que tiene previsto progresar rápidamente en los próximos años. Team Blue puede aprovechar al máximo la experiencia de TSMC en EUV mientras trabaja en la incorporación de más técnicas de EUV en su propia tecnología de proceso.

Fuente WEB | Editado por CambioDigital OnLine

Custom Text
Artículo anteriorIntel invertirá hasta 30.000 millones de dólares en fábricas de chips con el gestor de activos Brookfield
Artículo siguienteHospital francés sufre un ataque de ransomware por valor de US$ 10M que lo obliga a referir sus pacientes a otros centros