En el marco de la conferencia Future of Memory and Storage (FMS) 2026, celebrada recienteente en Santa Clara, Samsung Electronics mostró sus más recientes avances en tecnologías de memoria diseñadas para inteligencia artificial.
Entre los anuncios más destacados figura la vista previa de sus modelos conceptuales zHBM y zNAND-O, así como el debut de la arquitectura V10 BV-NAND, que supera las 400 capas.
La propuesta de zHBM plantea un cambio fundamental en el diseño de semiconductores. En lugar de la disposición convencional donde la memoria HBM se sitúa al lado del procesador, zHBM apila verticalmente la memoria directamente sobre los aceleradores de IA. Al recortar drásticamente la distancia física que deben recorrer los datos, esta arquitectura logra un incremento sustancial en el ancho de banda y una mayor eficiencia energética.
Según la hoja de ruta oficial del fabricante, este ecosistema de nueva generación abarca desde soluciones DRAM hasta almacenamiento empresarial, e incluye tecnologías como HBM4E, HBM5, LPDDR5X-PIM y PM1763. Con estas innovaciones, la compañía busca resolver el histórico cuello de botella de memoria que sufren los centros de datos, donde la escala de los modelos de lenguaje y los volúmenes de entrenamiento han rebasado los límites de los diseños tradicionales.
Aunque estas soluciones se encuentran en etapa conceptual previa a la producción en masa, la estrategia de Samsung marca la pauta para la próxima evolución en la arquitectura de servidores de IA.
Para los directores de infraestructura y centros de datos, la adopción de memoria apilada verticalmente ofrecerá una densidad de cómputo significativamente mayor por rack y un menor consumo energético por token procesado, un avance decisivo para optimizar los costos operativos de la infraestructura de cómputo de alto rendimiento.
Fuente: Samsung Electronics | Editado por CDOL
